Start |  english |  Kontakt | Internes |  KIT

Proseminar: Hardware-aware Computing

Dozenten

Prof. Dr. Wolfgang Karl,
Fabian Nowak

Seminarinhalt

Offizielle Informationen der Fakultät zum Seminar gibt es im Vorlesungsverzeichnis.

Hardware-aware Computing beschäftigt sich mit der Anpassung von Programmen und Algorithmen an die zu verwendende Hardware wie Grafikkarten oder FPGAs. Dabei gilt es, architekturspezifische Merkmale geeignet auszunutzen mit dem vorherrschenden Ziel der Laufzeitoptimierung gegenüber der reinen Softwareausführung auf Allzweckarchitekturen. Die Anpassbarkeit ist von der Zielarchitektur und dem Algorithmus selbst abhängig; moderne Entwurfswerkzeuge unterstützen den Entwickler bei der Vorabevaluation und schließlich beim Portieren oder Anpassen.

Dieses Seminar beschäftigt sich mit allgemeinen Aspekten wie ausnützbaren Programmeigenschaften und dazu erforderlichen Hardwaremerkmalen, mit aktuellen Fallbeispielen gemäß dem Stand der Forschung sowie mit Softwareunterstützung für den Entwurfs- und Portierungsprozess, beispielsweise dem ROCCC-Compiler.

Einen weiteren Aspekt stellt der Entwurf geeigneter Beschleuniger und Architekturen zur Laufzeitverbesserung dar, wobei die Wiederverwendbarkeit und Allzwecktauglichkeit stets von besonderem Interesse ist.

Unser Aushang zum Seminar: SM-HaC.pdf

Die Anmeldung zur Veranstaltung ist unter https://capp.itec.kit.edu/anmeldung/ möglich

Vorbesprechung und Themenvergabe

Mögliche Themen:

  • Beschleunigung auf der Cell-Architektur: Methodik, Hardwareeinbettung, Algorithmenklassen, ausnützbarer Parallelismus, Programmgrößen, Laufzeiten.
  • Beschleunigung von Sequenzvergleich (DNS), Mustererkennung (XML-Verarbeitung) und Zeichenkettenvergleich (Textsuche) auf Cell, CUDA, FPGA, OpenMP, MPI
  • Programmiermodelle und Standardisierung: Nvidia CUDA, AMD Stream, Intel ACL, OpenCL
  • Hardwaregeneration aus Software: Konventionelle Ansätze über Hardwarebeschreibungssprachen aus dem universitären Umfeld (*HDL, ASC et al.), Eignung von SystemC zur Hardwaregenerierung, mit Mitrion-C u.ä. Beschreibungssprachen erzielte Ergebnisse, Vergleich der Programmeigenschaften bzgl. Eignung für unterschiedliche Beschreibungsverfahren
  • Exotische Ansätze zur Programmbeschleunigung: Pipelining über Cachezeilennutzung und weitere
  • Software-Rahmenumgebungen zur Konglomeration von heterogenen Ausführungseinheiten und Zusammenschluss mehrerer FPGAs
  • Hardware-Rahmenumgebungen zur Nutzung von FPGAs als Beschleuniger und Zusammenschluss mehrere FPGA-Einheiten
  • Floating-Point-Algorithmen auf FPGAs
  • Beschleunigung numerischer und physischer Anwendungen mit FEM, FVM
Themenvergabe:
  • Die verschiedenen Themen werden in der Vorbesprechung vorgestellt und anschließend unter den anwesenden Teilnehmern aufgeteilt.
Vorbesprechung:
  • Die Vorbesprechung findet am 18.10.2011 um 16:40 Uhr in Raum G21 der Technologiefabrik statt.

Literatur und Recherche

Termine & Vortragsfolien

Datum Raum Referent Titel Ausarbeitung Folien
18.10.2011, 16:40 UhrRaum G21, TFFabian NowakVorbesprechung-X