Start |  english |  Kontakt | Internes |  KIT
Der Vorlesungsbeginn der Vorlesung Heterogene parallele Rechensysteme verschiebt sich auf den 24.10.2017. [...]
16.10.2017
Informationen zur Anmeldung für mündliche Prüfungen! [...]

Basispraktikum TI: Hardwarenaher Systementwurf

Sommersemester 2013

Die Seite für das Basispraktikum im Sommersemester 2013 ist unter der URL http://capp.itec.kit.edu/teaching/prk/ss13-bpti/ zu finden.
Die Anmeldung hierfür ist ebenfalls möglich!

Dozenten

Prof. Dr. Wolfgang Karl,
Oliver Mattes

Inhalt

Der Entwurf von Schaltungen und integrierten Schaltkreisen wurde früher sehr aufwendig schaltplangestützt mit diskreten Bauteilen durchgeführt. Heute wird diese Arbeit durch hochsprachlichen Entwurf mit Hilfe von Hardware­beschreibungs­sprachen erleichtert.

Im Rahmen dieses Basispraktikums sollen grundlegende Kenntnisse in Schaltungsbeschreibung, Simulation und Implementation durch verschiedene Übungsaufgaben erworben werden. Dies dient auch als Grundlage für weiterführenden Veranstaltungen (Vorlesung Rechnerstrukturen, Praktika, Studien- und Diplomarbeiten).

Inhalte des Praktikums:
  • Kennenlernen der Hardwarebeschreibungssprache VHDL
  • Einführung in verschiedene generische und herstellerspezifizsche Entwurfswerkzeuge
  • Einführung und Grundlagen programmierbarer Logikbausteine (FPGAs)
  • Schaltungsentwurf und -implementation
Voraussetzungen:
  • Interesse an Technischer Informatik
  • Vorlesung Technische Informatik ist von Vorteil

Organisatorisches

Termin:
  • Die Einführungen zu den Arbeitsblättern finden dienstags von 13:10 bis ca. 14:00 Uhr im Zimmer A.U.10, Flügel A im Untergeschoß der Technologiefabrik statt.
  • Anwesenheit an allen Terminen ist Voraussetzung für den Erhalt des Scheins!
Allgemeines:
  • Die Lösungen der Aufgabenblätter müssen alle zwei Wochen abgegeben werden.
  • Je nach Arbeitstempo ist es möglich, dass die Bearbeitung der Aufgaben ausschließlich an den Praktikumsterminen nicht ausreicht.

Einführungen und Aufgabenblätter

Datum Einführungsfolien Aufgabenblatt Abgabe bis
16.10.2011, 14:00 Uhr, Raum B2-316.4, 2. Etage, TF Vorbesprechung - -
23.10.2012, TF, UG, Flur A,
Zi. A.U.10
VHDL, Simulatoren - -
06.11.2012, TF, UG, Flur A,
Zi. A.U.10
FPGAs, Xilinx-ISE - -
20.11.2012, TF, UG, Flur A,
Zi. A.U.10
VHDL-Entwurfsprozess - -
04.12.2012, TF, UG, Flur A,
Zi. A.U.10
VGA-Ansteuerung - -
18.12.2012 Kein Praktikum (Weihnachten) - -
08.01.2013, TF, UG, Flur A,
Zi. A.U.10
Interaktive Steuerungslogik - -
22.01.2013, TF, UG, Flur A,
Zi. A.U.10
Portierung - -
29.01.2013, TF, UG, Flur A, Zi. A.U.10 Evaluation - -
05.02.2013, TF, UG, Flur A, Zi. A.U.10 Abschlussbesprechung - -
27.02.2013, TF, Flur B2,
Zi. 315.1, 10:00-18:00 Uhr
Prüfung - -

TF = Technologiefabrik, Haid-und-Neu-Str. 7